Laporan 2 - Counter
Laporan Akhir 2
Percobaan 1 Kondisi 2
 |
| Rangkaian simulasi |
Pada rangkaian ini, terdapat merupakan rangkaian T Flip-flop pada flip-flop tersebut terdapat S dan R, S berfungsi untuk mengubah output Q menjadi 1, sedangkan jika R aktif dan S tidak, maka akan mengubah Q menjadi 0.
Jika ke duanya sama-sama aktif S-R, maka outputnya akan sama-sama 1, dan ini merupakan kondisi terlarang.
Ketika kedua switch sama-sama mati, maka clock akan mengambil alih inputannya, yang mana akan menyesuaikan perubahannya dengan waktu naik.
5. Analisa
[Kembali]
Pada percobaan 2a dan 2b, terdapat perbedaan pada clocknya. Pada percobaan 2a, clock A dan clock B dihubungkan ke sumber clock. Sedangkan pada percobaan 2b, clock A nya dihubungkan ke sumber clock, sedangkan clock B dihubungkan ke outputnya (HO dan H4). Apakah hasil yang didapatkan itu sama? Jika iya, kenapa bisa sama dan jika tidak kenapa bisa berbeda, dan dimana letak perbedaannya!
Berbeda, pada percobaan 2a pertambahan dari angka yang keluar tidak teratur, sedangkan pada 2b teratur. Keluaran dari IC 74LS90 dapat mencapai 0-9, pada IC 7493 dapat mencapai 0-15. Dikarenakan pada IC 74LS90 saat kondisi 1010 akan mengaktifkan trigger reset sehingga kembali ke 0.
7. Link Download [Kembali]
Komentar
Posting Komentar