Rangkaian Decoder untuk Sinyal Kontrol MEMR, MEMW, IOR dan IOW
Gambar 14 Rangkaian decoder untuk sinyal kontrol MEMR, MEMW, IOR dan IOW
1.Tujuan[kembali]
2.Alat dan Bahan[kembali]
- 74LS138
- LED
- Resistor
3.Dasar teori[kembali]
Adapun rangkaian untuk menghasilkan sinyal kontrol RD dan WR adalah seperti gambar 14. Rangkaian decoder ini berfungsi memisahkan sinyal RD dan WR untuk Memori yaitu MEMR dan MEMW serta untuk I-O yaitu IOR dan IOW. Dengan input IO/-M ke kaki C dari IC 74LS138 maka output-nya langsung menghasilkan sinyal kontrol RD dan WR terpisah untuk memori atau I-O.
4.Percobaan[kembali]
Rangkaian decoder di atas berfungsi untuk memisahkan atau mengontrol input Read atau Write sesuai dengan input atau outputnya, terdapat 4 jenis masukkan yang dimungkinkan yaitu ketika IOR berlogika LOW, IOW berlogika LOW, MEMR berlogika LOW dan MEMW berlogika LOW.
Ketika IO berlogika LOW maka output akan berganti antara MEMR dan MEMW sesuai input Read atau Write, sedangkan ketika IO berlogika HIGH maka output akan berganti antara IOR dan IOW
Komentar
Posting Komentar