Laporan 1 Modul 4

[KEMBALI KE MENU SEBELUMNYA]

Laporan Akhir 1

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Percobaan

4. Prinsip Rangkaian

5. Analisa

6. Video

7. Link Download

1. Jurnal [Kembali]

Jurnal Praktikum

Jurnal Praktikum

2. Alat dan Bahan [Kembali]

Panel

1. Panel DL 2203C 
2. Panel DL 2203D 
3. Panel DL 2203S
4. Kabel Jumper

Jumper

3. Rangkaian Simulasi [Kembali]

Rangkaian simulasi dengan Proteus

4. Prinsip Rangkaian [Kembali]

    Rangkaian ini merupakan rangkaian shift register yang terdiri dari 4 D flip-flop. Shift register sendiri memiliki prinsip kerja menggeser keluaran. Ada setidaknya 4 jenis shift register, SISO, SIPO, PISO, dan PIPO. Yang mana jika kondisinya serial, maka akan masuk atau keluar secara bergantian, namun ketika kondisinya paralel, maka akan masuk ataupun keluar secara bersamaan. Pada rangkaian ini, kaki Q di-inputkan pada keluaran kaki gerbang AND, yang mana kaki gerbang AND ini terhubung salah satunya ke sinyal clock, dan satunya lagi ke switch 5, jadi kondisi register tadi akan terjadi si saat switch 5 kondisi hidup.
    Di saat switch 6 kita hidupkan, maka akan terlihat muncul angka 1 pada probe, dan ketika kita matikan, akan terlihat angka 1 tadi bergeser hingga habis. Hal ini terjadi karena switch 6 terhubung ke kaki D, dan kaki D akan mengeluarkan output yang sama terhadap keluaran kaki Q. Lalu selanjutnya, kaki Q inilah yang akan menjadi inputan ke kaki flip-flop selanjutnya, hingga flip-flop terakhir. Saat switch 4 dihidupkan, maka akan terlihat seluruh logic probe menampilkan angka 1, karena switch 4 terhubung ke kaki Set.
    Saat switch 7 dihidupkan, maka akan terlihat seluruh logic probe menampilkan angka 0, karena switch 7 terhubung ke kaki reset. Namun saat switch 4 dan 7 sama-sama dihidupkan, maka ini akan menjadi kondisi terlarang, karena set dan reset sama-sama hidup.

5. Analisa [Kembali]

1. Analisa Output yang dihasilkan tiap-tiap kondisi

• Pada kondisi pertama, terlihat rangkaian yang ada, output masuk satu per satu, lalu juga keluar satu per satu. Ini merupakan SISO.

• Pada kondisi kedua, terlihat inputan yang masuk secara bergantian, namun keluar secara bersamaan, ini merupakan SIPO.

• Pada kondisi ketiga, terlihat inputan yang masuk bersamaan, namun keluarnya secara bergantian, ini merupakan PISO.

• Pada kondisi keempat, terlihat inputan dan keluaran yang masuk secara bersamaan, ini merupakan PIPO.

2. Jika gerbang And pada rangkaian di hapus, sumber clock dihubungkan langsung ke Flip flop, bandingkan output yang didapatkan.

• Pada kondisi 1, didapatkan hasil yang sama

• Pada kondisi 2, didapatkan hasil yang berbeda, jadi SISO yang awalnya SIPO. Ini bisa dilihat karena clock tersambung langsung ke flip-flop, dan saat B1 dinaikkan ke 1, switch ini mempengaruhi outputan dan inputan, padahal sebelumnya don't care.

• Pada kondisi 3, terdapat perbedaan, yang awalnya B2 sebagai switch pada kontrol clock, namun B0 yang mempengaruhi inputan secara langsung, karena B2 tidak digunakan lagi dan terlihat rangkaian menjadi SISO.

• Pada kondisi 4, juga menjadi SISO, karena yang mempengaruhi switch B1, sedangkan clock langsung ke inputan flip-flop

6. Video [Kembali]

7. Link Download [Kembali]

File HTML klik di sini
Rangkaian Simulasi Proteus klik di sini
File Video klik di sini
Datasheet 74LS112 klik di sini