Laporan 1 - Counter


Laporan Akhir 1




1. Jurnal [Kembali]





Panel
  1. Panel DL 2203C 
  2. Panel DL 2203D 
  3. Panel DL 2203S
  4. Kabel Jumper
Jumper
Percobaan 1 Kondisi 2

Foto Rangkaian Simulasi

Gambar Rangkaian

Gambar Rangkaian Berjalan

    Rangkaian ini merupakan rangkaian counter asinkronus, yang mana sinyal clocknya merupakan hasil output dari rangkaian flip-flop sebelumnya.

    Di sini terdiri dari 8 buat T flip-flop yang terangkai. Logic probe digunakan sebagai tampilan output dari counter, yang mana counter ini menghitung dari 0-255, karena 2`n - 1.
    Rangkaiannya akan berjalan di saat switch dipindah ke 1, karena flip-flopnya merupakan aktif-low, dan saat switch sama-sama bernilai 0, maka hasil output akan sama-sama 1. 

 5. Analisa [Kembali]
Percobaan 1
- Analisalah output yang dihasilkan pada percobaan 1, IC berdasarkan yang digunakan! Kapan H0, H1, H2, dan H3 mengeluarkan outputnya?
    Pada percobaan 1, kondisinya merupakan fall time (1-->0) terlihat pada diagram.
H0, mengeluarkan outputnya saat terjadi perubahan 1-->0 pada clock
H1, mengeluarkan outputnya saat terjadi perubahan 1-->0 pada H0
H2, mengeluarkan outputnya saat terjadi perubahan 1-->0 pada H1
H3, mengeluarkan outputnya saat terjadi perubahan 1-->0 pada H2

- Bagaimana sinyal output yang dihasilkan pada JK Flip Flop ketiga dan keempat? Kapan output itu akan bernilai satu?
    Pada JK flip-flop ke tiga akan bernilai satu saat terjadi perubahan 1-->0 pada flip-flop kedua, dan begitu juga flip-flip 4, akan mengalami perubahan saat flip-flop 3 berubah 1-->0.

 6. Video [Kembali]


7. Link Download [Kembali]
File HTML klik di sini
Rangkaian Simulasi Proteus klik di sini
File Video Rangkaian klik di sini
Datasheet 74LS112 klik di sini


Komentar

Posting Komentar