Laporan Akhir 1


Laporan Akhir 1




1. Jurnal [Kembali]





Panel
  1. Panel DL 2203C 
  2. Panel DL 2203D 
  3. Panel DL 2203S
  4. Kabel Jumper
Jumper
Rangkaian modul


Rangkaian simulasi dengan Proteus

Pada percobaan ini, kita menggunakan switch SPDT dengan switch B1 dan B0, di rangkaian ini, ada beberapa gerbang logika, di antaranya OR, AND, NOR, XOR, NOT, NAND, dan XNOR.
Nantinya kaki gerbang akan dihubungkan ke masing-masing inputan B1 dan B0, kecuali gerbang NOT, diinputkan ke B1.
Di sini nanti akan terdapat sekitar 4 kondisi, B1 = 0, B0 = 0 ; B1 = 0, B0 = 1 ; B1 = 1 , B0 = 0 ; B1 = 1; B0 = 1.
Tentunya setelah dihubungkan, lalu kita jalankan simulasinya. Setelah itu kita dapatkan hasil yang sesuai dengan karakteristik dari masing-masing gerbang logika.
Nantinya juga akan kita lihat apakah masing-masing gerbang logika sefasa atau tidak, dengan cara menghubungkan B1 dengan sinyal clock, B0 ke ground.

 5. Analisa [Kembali]
1).Analisa perbedaan saat B1 dihubungkan ke clock dengan B1 dihubungkan ke switch
Perbedaannya hanya terletak pada sinyal inputan, pada saat pada saat B1 dihubungkan ke clock maka sinyal inputan berupa gelombang pulsa dengan nilai 1 atau 0 yang berubah secara periodik.
Sedangkan saat dihubungkan ke switch input  hanya dalam satu kondisi saja 1 high atau 0 low saja sampai kita mengubah posisi switch.

2).Analisa perbedaan bentuk sinyal keluaran masing-masing gerbang logika
Gerbang not
Output yang dihasilkan berlawanan dengan nilai input jadi saat diberi inputan 1 maka output akan bernilai 0 dan saat diberi inputan 0 maka output akan bernilai 1. pada percobaan ini diberikan inputan sinyal clock maka gerbang not akan membalikkan nilai input sehingga output berupa sinyal clock yang berlawanan dengan clock input.

Gerbang AND
Output yang dihasilkan merupakan hasil perkalian nilai inputnya terlihat pada jurnal saat B0 = 0 dan B1 = signal clock maka output yang dihasilkan adalah 0 karena salah satu input bernilai nol sedangkan pada saat B0 = 1 dan B1 = signal clock maka output yang dihasilkan adalah sinyal clock yang sama pada B1.
Gerbang OR
Output yang dihasilkan merupakan hasil penjumlahan nilai inputnya terlihat pada jurnal saat b0 = 0 dan B1 = signal clock maka output yang dihasilkan adalah sinyal klok yang sama dengan inputan pada W1 sedangkan saat b 0 = 1 dan B1 = sinyal klok maka output yang didapatkan adalah 1 untuk setiap keadaan 1 dan 0 pada sinyal clock

Gerbang XOR
Jika hasil penjumlahan inputnya bernilai ganjil maka outputnya bernilai 1 jika hasil penjumlahan inputnya bernilai genap maka outputnya bernilai nol jadi pada saat b 0 dan B1 adalah sinyal clock maka pada saat B1 bernilai 1 maka output clock bernilai 1 pada saat B1 bernilai nol maka output clock bernilai nol sehingga saat b0 = 0 dan B1 adalah sinyal klok maka output yang didapatkan berupa sinyal clock yang sama pada inputan b1
pada saat kondisi b 0 = 1 Output yang didapatkan adalah sinyal clock yang berlawanan dengan B1.

Gerbang NAND
Merupakan gabungan gerbang AND dan NOT maka output pada gerbang NAND berkebalikan dengan output pada gerbang AND pada kondisi b0 = 0 dan B1 adalah sinyal clock maka output pada gerbang NAND adalah 1
Pada kondisi b0 = 1 dan B1 sinyal clock maka output pada gerbang NAND adalah sinyal clock yang berlawanan dengan input B1

Gerbang NOR
Merupakan gabungan gerbang OR dan NOT maka output pada gerbang NOR berkebalikan dengan output pada gerbang OR pada kondisi b0 = 0 dan B1 sinyal clock output gerbang NOR adalah sinyal clock yang berlawanan dengan input B1
Pada kondisi b0 = 1 dan B1 sinyal clock maka output pada gerbang nor adalah nol.

Gerbang XNOR
Merupakan gabungan gerbang XOR dan NOT maka output pada gerbang x-nor berkebalikan dengan output pada gerbang ekspor pada kondisi b0 = 0 dan B1 = signal clock di gerbang XOR outputnya merupakan maka output pada gerbang x-nor adalah sinyal clock yang berlawanan dengan input B1 pada kondisi b0 = 1 dan B1 sinyal klok maka output gerbang x-nor adalah sinyal clock yang sama dengan input B1

3).Analisa hasil teori saat asistensi dengan saat praktikum
Terbukti hasil teori dengan hasil praktikum memiliki nilai yang sama untuk setiap gerbang logika dengan input yang telah divariasikan tidak ada perbedaan antara hasil teori dengan hasil praktikum

 6. Video [Kembali]

Video 1


Video 2


7. Link Download [Kembali]
File HTML klik disini
Rangkaian Simulasi Proteus klik disini
File Video Rangkaian klik disini
Datasheet 4073 klik disini
Datasheet 4070 klik disini
Datasheet 4030 klik disini
Datasheet 4025 klik disini
Datasheet 4009 klik disini


Komentar

Posting Komentar